

PEGASO
Università Telematica

*Attenzione! Questo materiale didattico è per uso personale dello studente ed è coperto da copyright. Ne è severamente vietata la riproduzione o il riutilizzo anche parziale, ai sensi e per gli effetti della legge sul diritto d'autore (L. 22.04.1941/n. 633).*

# Indice

**1. FORMATO DI TIPO R E INDIRIZZAMENTO TRAMITE REGISTRO ..... 3**

**2. ESECUZIONE DELLE ISTRUZIONI ARITMETICO-LOGICHE DI TIPO R ..... 5**

**3. SEGNALI DI CONTROLLO PER LE ISTRUZIONI ARITMETICO-LOGICHE DI TIPO R ..... 7**

**BIBLIOGRAFIA ..... 10**

PEGASO
Università Telematica

*Attenzione! Questo materiale didattico è per uso personale dello studente ed è coperto da copyright. Ne è severamente vietata la riproduzione o il riutilizzo anche parziale, ai sensi e per gli effetti della legge sul diritto d'autore (L. 22.04.1941/n. 633).*

# 1. Formato di Tipo R e indirizzamento tramite Registro

Illustriamo la parte del circuito della CPU a ciclo singolo per le istruzioni MIPS *add, sub, and, or, nor*.

L'implementazione Hardware rispecchia le scelte progettuali fatte nella definizione delle sequenze che rappresentano tali istruzioni in *Linguaggio Macchina*, quindi è utile richiamare brevemente le nozioni di base.

La strutturazione del *Linguaggio Macchina* fornisce tutte le informazioni che definiscono l'azione associata all'istruzione da eseguire e le modalità per il reperimento dei dati mediante il **Formato** e la **Modalità di Indirizzamento** associati all'istruzione.

Il FORMATO suddivide concettualmente la sequenza di 32 bit che rappresenta l'istruzione in sottosequenze, dette CAMPI, i cui contenuti rappresentano specifiche informazioni determinate univocamente dalle regole sintattiche dell'istruzione.


La MODALITÀ DI INDIRIZZAMENTO stabilisce come utilizzare le informazioni fornite dai campi del Formato per il reperimento dei dati coinvolti nell'esecuzione dell'istruzione.

Il **FORMATO DI TIPO R** deve la sua denominazione al fatto che gli operandi sono contenuti in registri del processore e gli indirizzi di 5 bit che li individuano sono forniti nei campi dell'istruzione.

Il Formato di Tipo R viene usato da tutte le istruzioni con l'**INDIRIZZAMENTO tramite registro**, in base al quale i campi contengono gli indirizzi di 5 bit dei registri in cui sono memorizzati i valori dei dati coinvolti nell'esecuzione. Nel caso delle istruzioni Aritmetico-Logiche i registri contengono gli operandi e il risultato.

Le posizioni occupate dalle informazioni nella sequenza di 32 bit che rappresenta l'istruzione in *Linguaggio Macchina* sono esemplificate nel seguente schema per l'istruzione *add,* usando la notazione Istruzione[h, k] per indicare le posizioni dei bit nei campi.

**FORMATO di Tipo R**




***op*: Istruzione[31-26]**

6 bit, campo *Codice Operativo*. Contiene 0 che indica che il Formato è di Tipo R e che l'OPERAZIONE dell'istruzione è specificata nel CAMPO *FUNCT*;

*Attenzione! Questo materiale didattico è per uso personale dello studente ed è coperto da copyright. Ne è severamente vietata la riproduzione o il riutilizzo anche parziale, ai sensi e per gli effetti della legge sul diritto d'autore (L. 22.04.1941/n. 633).*

*rs*: **Istruzione[25-21]**

5 bit, *indirizzo* del Registro del PRIMO OPERANDO;

*rt*: **Istruzione[20-16]**

5 bit, *indirizzo* del Registro del SECONDO OPERANDO;

*rd*: **Istruzione[15-11]**

5 bit, *indirizzo* del Registro dove scrivere il RISULTATO;


*shamt*: **Istruzione[10-6]**

5 bit, nelle istruzioni di *shift* contiene il numero di posizioni di scorrimento della sequenza (*shift amount*), nelle istruzioni Aritmetico-Logiche contiene il valore 0 non utilizzato;

*funct*: **Istruzione[5-0]**

6 bit, specifica l'OPERAZIONE relativa all'istruzione.

La relazione tra la sintassi dell'istruzione *add* del Linguaggio Assembly MIPS e il Formato di Tipo R della relativa istruzione in *Linguaggio Macchina* è esemplificata nel seguente schema:





*Attenzione! Questo materiale didattico è per uso personale dello studente ed è coperto da copyright. Ne è severamente vietata la riproduzione o il riutilizzo anche parziale, ai sensi e per gli effetti della legge sul diritto d'autore (L. 22.04.1941/n. 633).*

# 2. Esecuzione delle istruzioni Aritmetico-Logiche di Tipo R

Le **operazioni comuni** alla esecuzione di tutte le istruzioni sono costituite dalla fase di Prelievo dell'istruzione dalla Memoria, e dalla lettura anticipata dei Registri mentre l'*Unità di Controllo* produce i *segnali di controllo* sulla base del *Codice operativo*.

Nella fase di esecuzione delle **operazioni specifiche** richieste per l'esecuzione dell'istruzione prelevata vengono coinvolte altre parti del circuito della CPU a ciclo singolo.

La seguente figura evidenzia in rosso la computazione che avviene nella parte del circuito della CPU a ciclo singolo coinvolta nell'esecuzione delle ISTRUZIONI ARITMETICO-LOGICHE con Formato di Tipo R:




Le operazioni specifiche da effettuare sono:

- **CALCOLO del RISULTATO** dell'operazione, eseguito dall'ALU utilizzando gli OPERANDI **letti anticipatamente** nei Registri,
- **SCRITTURA del RISULTATO** nel Registro destinazione usando l'indirizzo nel campo **Istruzione[15-11]**.

Con riferimento alla precedente figura, il flusso dei segnali procede da sinistra verso destra. I valori applicati ai terminali *input* dell'ALU determinano il valore del risultato sui terminali *output*, che attraverso il *multiplexer* a destra viene instradato come contenuto da scrivere nel Registro destinazione.

PEGASO
Università Telematica

*Attenzione! Questo materiale didattico è per uso personale dello studente ed è coperto da copyright. Ne è severamente vietata la riproduzione o il riutilizzo anche parziale, ai sensi e per gli effetti della legge sul diritto d'autore (L. 22.04.1941/n. 633).*

L'indirizzo del Registro destinazione è fornito dal *multiplexer* a sinistra.

La lettura anticipata dei due Registri del processore determina un RISPARMIO DI TEMPO poiché i valori sui terminali *output Dato Letto 1* e *Dato letto 2* sono disponibili come operandi dell'ALU per calcolare l'operazione relativa all'istruzione subito dopo la decodifica del *Codice Operativo*.

PEGASO
Università Telematica


*Attenzione! Questo materiale didattico è per uso personale dello studente ed è coperto da copyright. Ne è severamente vietata la riproduzione o il riutilizzo anche parziale, ai sensi e per gli effetti della legge sul diritto d'autore (L. 22.04.1941/n. 633).*

# 3. Segnali di controllo per le istruzioni Aritmetico-Logiche di Tipo R

Esaminiamo i *segnali di controllo* che consentono di effettuare le operazioni specifiche relative all'esecuzione delle istruzioni Aritmetico-Logiche con formato di Tipo R *add, sub, and, or, nor*.

**CALCOLO del RISULTATO**

La parte del circuito coinvolta è evidenziata in figura:




L'ALU riceve il PRIMO OPERANDO di 32 bit dal terminale *output* ***Dato letto*1** che fornisce il contenuto del registro di indirizzo Istruzione[25-21] letto anticipatamente.

L'ALU riceve il SECONDO OPERANDO di 32 bit dal *multiplexer* che in base al *segnale di controllo* ***ALUSrc* = 0** seleziona il valore del terminale *output* ***Dato letto* 2**, che fornisce il contenuto del registro di indirizzo Istruzione[20-16] letto anticipatamente.

L'ALU effettua il calcolo del RISULTATO in base ai valori dei 4 bit dei *segnali di controllo* denotati con ***Controllo ALU*** che determinano l'operazione da eseguire. L'*Unità di Controllo* ha determinato questi valori in base al contenuto del campo *funct* nei 6 bit Istruzione[5-0].


**SCRITTURA del RISULTATO**

Il risultato dell'operazione disponibile sui 32 bit dei terminali *output* dell'ALU viene memorizzato nel Registro destinazione usando i 5 bit dell'indirizzo contenuto nel campo Istruzione[15-11].

PEGASO Università Telematica

*Attenzione! Questo materiale didattico è per uso personale dello studente ed è coperto da copyright. Ne è severamente vietata la riproduzione o il riutilizzo anche parziale, ai sensi e per gli effetti della legge sul diritto d'autore (L. 22.04.1941/n. 633).*

La parte del circuito coinvolta è evidenziata in figura:




Il *multiplexer* a sinistra sceglie l'**INDIRIZZO** del Registro destinazione contenuto nel campo **Istruzione[15-11]** in base al valore del *segnale di controllo* ***RegDst* = 1**.

Il *multiplexer* a destra sceglie il **DATO da scrivere** nel Registro destinazione costituito dal **risultato** calcolato dall'ALU in base al valore del *segnale di controllo* ***MemtoReg* = 0**.

I Registri sono protetti in scrittura, quindi la **SCRITTURA** deve essere **attivata** mediante il valore del *segnale di controllo* ***RegWrite* = 1**.

Nella seguente Tabella sono riportati gli effetti determinati dai valori dei *segnali di controllo* di 1 bit coinvolti nell'esecuzione delle **istruzioni Aritmetico Logiche di Tipo R**.

Osserviamo che in molti casi il valore 1 corrisponde ad una risposta affermativa per l'esecuzione dell'operazione rappresentata dal nome del segnale.

*Attenzione! Questo materiale didattico è per uso personale dello studente ed è coperto da copyright. Ne è severamente vietata la riproduzione o il riutilizzo anche parziale, ai sensi e per gli effetti della legge sul diritto d'autore (L. 22.04.1941/n. 633).*

| *Segnale* | *valore* 0 | *valore* 1 |
|---|---|---|
| **Scrittura dei Registri del processore** | | |
| **RegDst** | Indirizzo registro scritto da *Istruzione*[20–16] (Tipo I) | Indirizzo registro scritto da *Istruzione*[15–11] (Tipo R) |
| **MemtoReg** | Dato scritto nel registro proviene dall'ALU | Dato scritto nel registro proviene dalla Memoria |
| **RegWrite** | Disattiva scrittura dei Registri | Attiva scrittura dei Registri |
| **Secondo operando ALU** | | |
| **ALUSrc** | Secondo operando ALU da registro *Dato Letto* 2 | Secondo operando ALU da *Estensione segno* di *Istruzione*[15–0] |

A questi vanno aggiunti i 4 bit del *segnale di controllo* denotato con **Controllo ALU** che gestiscono le operazioni dell'ALU, forniti dall'*Unità di Controllo* in base al campo *funct* in *Istruzione*[5-0]:

| *istruzione eseguita* | campo *funct* *Istruzione*[5–0] | *valore dei 4 bit* **Controllo ALU** *Ainvert* | *Bnegate* | *Operation* $S_1S_0$ |
|---|---|---|---|---|
| and | 100100 | 0 | 0 | 00 |
| or | 100101 | 0 | 0 | 01 |
| add | 100000 | 0 | 0 | 10 |
| sub | 100010 | 0 | 1 | 10 |
| nor | 100111 | 1 | 1 | 00 |

*Attenzione! Questo materiale didattico è per uso personale dello studente ed è coperto da copyright. Ne è severamente vietata la riproduzione o il riutilizzo anche parziale, ai sensi e per gli effetti della legge sul diritto d'autore (L. 22.04.1941/n. 633).*

# Bibliografia


- D. A. Patterson, J. L. Hennessy, "Struttura e progetto dei calcolatori", Zanichelli.


PEGASO
Università Telematica

*Attenzione! Questo materiale didattico è per uso personale dello studente ed è coperto da copyright. Ne è severamente vietata la riproduzione o il riutilizzo anche parziale, ai sensi e per gli effetti della legge sul diritto d'autore (L. 22.04.1941/n. 633).*